Diseño e implementación de un sistema de adquisición, compresión y almacenamiento de imágenes empleando VHDL (VHSIC hardware description language) y FPGAs (field programmable gate arrays)
El presente trabajo pretende demostrar el potencial que poseen los FPGAs actuales y el lenguaje de descripción de hardware VHDL para sintetizar, a nivel de hardware, algoritmos complejos; tal es el caso del esquema de codificación Baseline del estándar JPEG para la compresión de imágenes, mediante e...
Saved in:
| 主要作者: | |
|---|---|
| 格式: | bachelorThesis |
| 語言: | spa |
| 出版: |
2011
|
| 主題: | |
| 在線閱讀: | http://bibdigital.epn.edu.ec/handle/15000/2730 |
| 標簽: |
添加標簽
沒有標簽, 成為第一個標記此記錄!
|
添加標簽 | 總結: | El presente trabajo pretende demostrar el potencial que poseen los FPGAs actuales y el lenguaje de descripción de hardware VHDL para sintetizar, a nivel de hardware, algoritmos complejos; tal es el caso del esquema de codificación Baseline del estándar JPEG para la compresión de imágenes, mediante el uso de los estilos descriptivos que posee el lenguaje VHDL. Para ello se utiliza el módulo de desarrollo Spartan-3A Starter Kit Board, que posee un FPGA XC3S700A de la Familia Spartan-3A de Xilinx y la herramienta de desarrollo ISE Foundation 10.1. El sistema diseñado admite los datos de una imagen monocromática de 160x120 pixeles sin comprimir, y devuelve los datos de la imagen comprimida con el formato de archivo JFIF para imágenes. Además se emplea una interfaz gráfica de usuario, desarrollada con el entorno de programación gráfica GUIDE de Matlab, para la interacción con el sistema diseñado y la visualización de resultados |
|---|