Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA

Una de las tecnologías que más ha evolucionado en los últimos años son los algoritmos de aprendizaje de máquina, debido en mayor medida a los avances tecnológicos registrados en la última década sobre la capacidad de las FPGA's usadas en este tipo de aplicaciones, así como la reducción en su co...

Full description

Saved in:
Bibliographic Details
Main Author: Silva Salinas, Marcelo Javier (author)
Format: bachelorThesis
Language:spa
Published: 2023
Subjects:
Online Access:http://repositorio.espe.edu.ec/handle/21000/37140
Tags: Add Tag
No Tags, Be the first to tag this record!
_version_ 1858928119771037696
author Silva Salinas, Marcelo Javier
author_facet Silva Salinas, Marcelo Javier
author_role author
collection Repositorio Universidad de las Fuerzas Armadas
dc.contributor.none.fl_str_mv Acosta Núñez, Julio Francisco
dc.creator.none.fl_str_mv Silva Salinas, Marcelo Javier
dc.date.none.fl_str_mv 2023-10-10T19:54:49Z
2023-10-10T19:54:49Z
2023-07
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.identifier.none.fl_str_mv Silva Salinas, Marcelo Javier (2023). Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA. Maestría en Electrónica y Automatización Mención Redes Industriales. Universidad de las Fuerzas Armadas ESPE. Extensión Latacunga
MEI-0044
http://repositorio.espe.edu.ec/handle/21000/37140
dc.language.none.fl_str_mv spa
dc.publisher.none.fl_str_mv Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
dc.source.none.fl_str_mv reponame:Repositorio Universidad de las Fuerzas Armadas
instname:Universidad de las Fuerzas Armadas
instacron:ESPE
dc.subject.none.fl_str_mv SISTEMAS EMBEBIDOS
ALGORITMO DE APRENDIZAJE DE MÁQUINA
FPGA
HARDWARE
dc.title.none.fl_str_mv Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
dc.type.none.fl_str_mv info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/bachelorThesis
description Una de las tecnologías que más ha evolucionado en los últimos años son los algoritmos de aprendizaje de máquina, debido en mayor medida a los avances tecnológicos registrados en la última década sobre la capacidad de las FPGA's usadas en este tipo de aplicaciones, así como la reducción en su coste y consumo energético, lo que permite la utilización a gran escala de redes de este tipo de dispositivos. Esta investigación ha implementado un algoritmo de hardware genético mediante una FPGA para determinar el sentido de un movimiento, en este caso ilustrando la solución a la detección del cambio de posición. Al mismo tiempo que, se compara el desempeño de la implementación de hardware con una de software de la misma tarea utilizando MATLAB. Los procesos que componen el algoritmo genético, se implementan a través de módulos de hardware, tales como aleatorización de la población inicial, módulos para la muestra de resultados, módulo de memoria normalizada, caché para módulo de memoria. Los resultados se presentan gráficamente en una matriz de leds. Toda la implementación del algoritmo se realiza en lenguaje VHDL y la placa de desarrollo MOJO V3, en la que se encuentra la FPGA XILINIX SPARTAN 6. Los resultados de las pruebas de rendimiento de implementación de hardware y software también se presentan en forma tabular Por lo tanto, este trabajo de investigación, tiene como objetivo avanzar en el conocimiento científico y tecnológico necesario para el diseño y desarrollo de modelos de aprendizaje en dispositivos hardware específicos (FPGA's), con el fin de permitir su utilización en aplicaciones de sistemas en tiempo real y redes de sensores. Para ello se investigan y desarrollan estrategias de diseño para este tipo de dispositivos que maximicen la eficiencia en la utilización de recursos.
eu_rights_str_mv openAccess
format bachelorThesis
id ESPE_92f5bbf863cedbee12d4c0f0b6df6318
identifier_str_mv Silva Salinas, Marcelo Javier (2023). Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA. Maestría en Electrónica y Automatización Mención Redes Industriales. Universidad de las Fuerzas Armadas ESPE. Extensión Latacunga
MEI-0044
instacron_str ESPE
institution ESPE
instname_str Universidad de las Fuerzas Armadas
language spa
network_acronym_str ESPE
network_name_str Repositorio Universidad de las Fuerzas Armadas
oai_identifier_str oai:repositorio.espe.edu.ec:21000/37140
publishDate 2023
publisher.none.fl_str_mv Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
reponame_str Repositorio Universidad de las Fuerzas Armadas
repository.mail.fl_str_mv .
repository.name.fl_str_mv Repositorio Universidad de las Fuerzas Armadas - Universidad de las Fuerzas Armadas
repository_id_str 2042
spelling Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGASilva Salinas, Marcelo JavierSISTEMAS EMBEBIDOSALGORITMO DE APRENDIZAJE DE MÁQUINAFPGAHARDWAREUna de las tecnologías que más ha evolucionado en los últimos años son los algoritmos de aprendizaje de máquina, debido en mayor medida a los avances tecnológicos registrados en la última década sobre la capacidad de las FPGA's usadas en este tipo de aplicaciones, así como la reducción en su coste y consumo energético, lo que permite la utilización a gran escala de redes de este tipo de dispositivos. Esta investigación ha implementado un algoritmo de hardware genético mediante una FPGA para determinar el sentido de un movimiento, en este caso ilustrando la solución a la detección del cambio de posición. Al mismo tiempo que, se compara el desempeño de la implementación de hardware con una de software de la misma tarea utilizando MATLAB. Los procesos que componen el algoritmo genético, se implementan a través de módulos de hardware, tales como aleatorización de la población inicial, módulos para la muestra de resultados, módulo de memoria normalizada, caché para módulo de memoria. Los resultados se presentan gráficamente en una matriz de leds. Toda la implementación del algoritmo se realiza en lenguaje VHDL y la placa de desarrollo MOJO V3, en la que se encuentra la FPGA XILINIX SPARTAN 6. Los resultados de las pruebas de rendimiento de implementación de hardware y software también se presentan en forma tabular Por lo tanto, este trabajo de investigación, tiene como objetivo avanzar en el conocimiento científico y tecnológico necesario para el diseño y desarrollo de modelos de aprendizaje en dispositivos hardware específicos (FPGA's), con el fin de permitir su utilización en aplicaciones de sistemas en tiempo real y redes de sensores. Para ello se investigan y desarrollan estrategias de diseño para este tipo de dispositivos que maximicen la eficiencia en la utilización de recursos.ESPELImplementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGAAcosta Núñez, Julio Francisco2023-10-10T19:54:49Z2023-10-10T19:54:49Z2023-07info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfapplication/pdfSilva Salinas, Marcelo Javier (2023). Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA. Maestría en Electrónica y Automatización Mención Redes Industriales. Universidad de las Fuerzas Armadas ESPE. Extensión LatacungaMEI-0044http://repositorio.espe.edu.ec/handle/21000/37140spainfo:eu-repo/semantics/openAccessreponame:Repositorio Universidad de las Fuerzas Armadasinstname:Universidad de las Fuerzas Armadasinstacron:ESPE2024-07-27T11:46:09Zoai:repositorio.espe.edu.ec:21000/37140Institucionalhttps://repositorio.espe.edu.ec/Universidad públicahttps://www.espe.edu.ec/https://repositorio.espe.edu.ec/oai.Ecuador...opendoar:20422026-03-04T13:23:04.840210Repositorio Universidad de las Fuerzas Armadas - Universidad de las Fuerzas Armadastrue
spellingShingle Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
Silva Salinas, Marcelo Javier
SISTEMAS EMBEBIDOS
ALGORITMO DE APRENDIZAJE DE MÁQUINA
FPGA
HARDWARE
status_str publishedVersion
title Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
title_full Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
title_fullStr Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
title_full_unstemmed Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
title_short Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
title_sort Implementación de un algoritmo de aprendizaje de máquina para la optimización del sistema hardware en una FPGA
topic SISTEMAS EMBEBIDOS
ALGORITMO DE APRENDIZAJE DE MÁQUINA
FPGA
HARDWARE
url http://repositorio.espe.edu.ec/handle/21000/37140