Artículo Científico - Diseño e implementación de un simulador de arquitectura networks-on-chip (noc)
En la actualidad, los System-On-Chips (SoCs) han evolucionado considerablemente en términos de rendimiento, confiabilidad e integración. La integración ha generado un crecimiento notable del número de Bloques de propiedad Intelectual (IP-cores) en el chip. Desafortunadamente, el crecimiento de los I...
Guardat en:
| Autor principal: | |
|---|---|
| Format: | article |
| Idioma: | spa |
| Publicat: |
2013
|
| Matèries: | |
| Accés en línia: | http://repositorio.espe.edu.ec/handle/21000/7272 |
| Etiquetes: |
Afegir etiqueta
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
Afegir etiqueta | Sumari: | En la actualidad, los System-On-Chips (SoCs) han evolucionado considerablemente en términos de rendimiento, confiabilidad e integración. La integración ha generado un crecimiento notable del número de Bloques de propiedad Intelectual (IP-cores) en el chip. Desafortunadamente, el crecimiento de los IP-cores ha causado problemas entre la interconectividad de los mismos. Para resolver este problema, un nuevo paradigma ha sido introducido: los Network-On-Chip ((NoC). El objetivo de este trabajo es realizar una investigación de los parámetros que componen a las arquitecturas de las Network-On-Chip (NoC), de igual manera, indagar y analizar las herramientas de NoC existentes y, en base a una de ellas, realizar pruebas de la arquitectura NoC propuesta. |
|---|