Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados

La necesidad actual de SoCs heterogéneos para aplicaciones que requieren un poder computacional cada vez mayor ha incrementado la complejidad de los procesos de diseño, verificación e integración. SoCs ejecutando software en procesadores host con funciones aceleradas en IP-cores ofrecen un mayor des...

Fuld beskrivelse

Saved in:
Bibliografiske detaljer
Hovedforfatter: Berrazueta Mena, Luis David (author)
Format: bachelorThesis
Sprog:spa
Udgivet: 2019
Fag:
Online adgang:http://repositorio.espe.edu.ec/handle/21000/16090
Tags: Tilføj Tag
Ingen Tags, Vær først til at tagge denne postø!
_version_ 1859118372758749184
author Berrazueta Mena, Luis David
author_facet Berrazueta Mena, Luis David
author_role author
collection Repositorio Universidad de las Fuerzas Armadas
dc.contributor.none.fl_str_mv Navas Viera, Byron Roberto
dc.creator.none.fl_str_mv Berrazueta Mena, Luis David
dc.date.none.fl_str_mv 2019-04-12T02:03:28Z
2019-04-12T02:03:28Z
2019
dc.format.none.fl_str_mv application/pdf
application/vnd.openxmlformats-officedocument.presentationml.presentation
application/pdf
dc.identifier.none.fl_str_mv Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Carrera de Ingeniería en Electrónica, Automatización y Control. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí.
040687
http://repositorio.espe.edu.ec/handle/21000/16090
dc.language.none.fl_str_mv spa
dc.publisher.none.fl_str_mv Universidad de las Fuerzas Armadas ESPE. Carrera de Ingeniería en Electrónica, Automatización y Control.
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
dc.source.none.fl_str_mv reponame:Repositorio Universidad de las Fuerzas Armadas
instname:Universidad de las Fuerzas Armadas
instacron:ESPE
dc.subject.none.fl_str_mv SISTEMAS EMBEBIDOS
SOCS BASADOS EN FPGA
SÍNTESIS DE ALTO-NIVEL
SISTEMAS HETEROGÉNEOS
dc.title.none.fl_str_mv Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
dc.type.none.fl_str_mv info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/bachelorThesis
description La necesidad actual de SoCs heterogéneos para aplicaciones que requieren un poder computacional cada vez mayor ha incrementado la complejidad de los procesos de diseño, verificación e integración. SoCs ejecutando software en procesadores host con funciones aceleradas en IP-cores ofrecen un mayor desempeño comparado con arquitecturas tradicionales. En particular, FPGAs permiten la creación de aceleradores de funciones cuyo desempeño es limitado en procesadores de software embebido. Sin embargo, la necesidad de trabajar en bajos niveles de abstracción (e.g., HDL) puede significar una desventaja. En la actualidad, los métodos y herramientas HLS (High-Level Synthesis) ofrecen reducir la complejidad de diseño usando descripciones de alto-nivel. El propósito de esta tesis es investigar la metodología de diseño, usando Vivado HLS, para acelerar el desarrollo de SoCs heterogéneos de alto desempeño basados en FPGA. Para abordar este problema, esta tesis plantea la creación de aceleradores (IP-cores) de algoritmos usados en aplicaciones de sistemas embebidos y de control en base a los cuales se explora las optimizaciones y limitaciones de Vivado HLS. El resultado de esta tesis demuestra que el método de diseño utilizado es efectivo en la creación de IP-cores que incrementan el desempeño de la ejecución de algoritmos. Las principales contribuciones de esta tesis son: (i) documentación acerca de los métodos, teoría y herramientas de HLS, (ii) diseños y documentación de referencia de aceleradores en hardware de FPGA, (iii) flujo de diseño para la creación de aceleradores en SoCs de Xilinx, y (iv) scripts Tcl para la creación semiautomática de IP-Cores y SoCs de Xilinx.
eu_rights_str_mv openAccess
format bachelorThesis
id ESPE_d4adb45a03a794bee64664cbddb5edc2
identifier_str_mv Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Carrera de Ingeniería en Electrónica, Automatización y Control. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí.
040687
instacron_str ESPE
institution ESPE
instname_str Universidad de las Fuerzas Armadas
language spa
network_acronym_str ESPE
network_name_str Repositorio Universidad de las Fuerzas Armadas
oai_identifier_str oai:repositorio.espe.edu.ec:21000/16090
publishDate 2019
publisher.none.fl_str_mv Universidad de las Fuerzas Armadas ESPE. Carrera de Ingeniería en Electrónica, Automatización y Control.
reponame_str Repositorio Universidad de las Fuerzas Armadas
repository.mail.fl_str_mv .
repository.name.fl_str_mv Repositorio Universidad de las Fuerzas Armadas - Universidad de las Fuerzas Armadas
repository_id_str 2042
spelling Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizadosBerrazueta Mena, Luis DavidSISTEMAS EMBEBIDOSSOCS BASADOS EN FPGASÍNTESIS DE ALTO-NIVELSISTEMAS HETEROGÉNEOSLa necesidad actual de SoCs heterogéneos para aplicaciones que requieren un poder computacional cada vez mayor ha incrementado la complejidad de los procesos de diseño, verificación e integración. SoCs ejecutando software en procesadores host con funciones aceleradas en IP-cores ofrecen un mayor desempeño comparado con arquitecturas tradicionales. En particular, FPGAs permiten la creación de aceleradores de funciones cuyo desempeño es limitado en procesadores de software embebido. Sin embargo, la necesidad de trabajar en bajos niveles de abstracción (e.g., HDL) puede significar una desventaja. En la actualidad, los métodos y herramientas HLS (High-Level Synthesis) ofrecen reducir la complejidad de diseño usando descripciones de alto-nivel. El propósito de esta tesis es investigar la metodología de diseño, usando Vivado HLS, para acelerar el desarrollo de SoCs heterogéneos de alto desempeño basados en FPGA. Para abordar este problema, esta tesis plantea la creación de aceleradores (IP-cores) de algoritmos usados en aplicaciones de sistemas embebidos y de control en base a los cuales se explora las optimizaciones y limitaciones de Vivado HLS. El resultado de esta tesis demuestra que el método de diseño utilizado es efectivo en la creación de IP-cores que incrementan el desempeño de la ejecución de algoritmos. Las principales contribuciones de esta tesis son: (i) documentación acerca de los métodos, teoría y herramientas de HLS, (ii) diseños y documentación de referencia de aceleradores en hardware de FPGA, (iii) flujo de diseño para la creación de aceleradores en SoCs de Xilinx, y (iv) scripts Tcl para la creación semiautomática de IP-Cores y SoCs de Xilinx.Universidad de las Fuerzas Armadas ESPE. Carrera de Ingeniería en Electrónica, Automatización y Control.Navas Viera, Byron Roberto2019-04-12T02:03:28Z2019-04-12T02:03:28Z2019info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfapplication/vnd.openxmlformats-officedocument.presentationml.presentationapplication/pdfBerrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Berrazueta Mena, Luis David (2019). Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados. Carrera de Ingeniería en Electrónica, Automatización y Control. Universidad de las Fuerzas Armadas ESPE. Matriz Sangolquí.040687http://repositorio.espe.edu.ec/handle/21000/16090spainfo:eu-repo/semantics/openAccessreponame:Repositorio Universidad de las Fuerzas Armadasinstname:Universidad de las Fuerzas Armadasinstacron:ESPE2024-07-27T08:39:55Zoai:repositorio.espe.edu.ec:21000/16090Institucionalhttps://repositorio.espe.edu.ec/Universidad públicahttps://www.espe.edu.ec/https://repositorio.espe.edu.ec/oai.Ecuador...opendoar:20422026-03-06T15:29:36.353633Repositorio Universidad de las Fuerzas Armadas - Universidad de las Fuerzas Armadastrue
spellingShingle Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
Berrazueta Mena, Luis David
SISTEMAS EMBEBIDOS
SOCS BASADOS EN FPGA
SÍNTESIS DE ALTO-NIVEL
SISTEMAS HETEROGÉNEOS
status_str publishedVersion
title Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
title_full Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
title_fullStr Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
title_full_unstemmed Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
title_short Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
title_sort Estudio y aplicación de síntesis de alto-nivel para diseño de sistemas-on-chip embebidos de alto desempeño basados en FPGA e ip-cores personalizados
topic SISTEMAS EMBEBIDOS
SOCS BASADOS EN FPGA
SÍNTESIS DE ALTO-NIVEL
SISTEMAS HETEROGÉNEOS
url http://repositorio.espe.edu.ec/handle/21000/16090