Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c
El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósit...
Saved in:
| Hovedforfatter: | |
|---|---|
| Andre forfattere: | , |
| Format: | bachelorThesis |
| Sprog: | spa |
| Udgivet: |
2011
|
| Fag: | |
| Online adgang: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177 |
| Tags: |
Tilføj Tag
Ingen Tags, Vær først til at tagge denne postø!
|
Tilføj Tag | Summary: | El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo i2c (rtc) y la otra tarjeta será la de2 de altera en la que estará nuestro maestro. en esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta de2 y visualizadas en un display también ubicadas en la tarjeta. |
|---|