Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c
El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósit...
Uloženo v:
| Hlavní autor: | |
|---|---|
| Další autoři: | , |
| Médium: | bachelorThesis |
| Jazyk: | spa |
| Vydáno: |
2011
|
| Témata: | |
| On-line přístup: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177 |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Přidat tag | _version_ | 1858337227622318080 |
|---|---|
| author | ESPOL. FIEC |
| author2 | Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| author2_role | author author |
| author_facet | ESPOL. FIEC Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| author_role | author |
| collection | Repositorio Escuela Superior Politécnica del Litoral |
| dc.contributor.none.fl_str_mv | Ponguillo Intriago, Ronald Alberto, Director |
| dc.creator.none.fl_str_mv | ESPOL. FIEC Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| dc.date.none.fl_str_mv | 2011 2017-10-13T15:47:31Z 2017-10-13T15:47:31Z |
| dc.format.none.fl_str_mv | application/pdf 104 p. application/pdf |
| dc.identifier.none.fl_str_mv | Manzano, R.; Pérez , M. (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus 12c. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 104p. http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177 T-83325 |
| dc.language.none.fl_str_mv | spa |
| dc.publisher.none.fl_str_mv | ESPOL. FIEC |
| dc.rights.none.fl_str_mv | info:eu-repo/semantics/openAccess |
| dc.source.none.fl_str_mv | reponame:Repositorio Escuela Superior Politécnica del Litoral instname:Escuela Superior Politécnica del Litoral instacron:ESPOL |
| dc.subject.none.fl_str_mv | INGENIERIA ELECTRICA DISPOSITIVO DE CONTROL |
| dc.title.none.fl_str_mv | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| dc.type.none.fl_str_mv | info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/bachelorThesis |
| description | El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo i2c (rtc) y la otra tarjeta será la de2 de altera en la que estará nuestro maestro. en esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta de2 y visualizadas en un display también ubicadas en la tarjeta. |
| eu_rights_str_mv | openAccess |
| format | bachelorThesis |
| id | ESPOL_09b6def6e6da95893211732bb1bbceaf |
| identifier_str_mv | Manzano, R.; Pérez , M. (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus 12c. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 104p. T-83325 |
| instacron_str | ESPOL |
| institution | ESPOL |
| instname_str | Escuela Superior Politécnica del Litoral |
| language | spa |
| network_acronym_str | ESPOL |
| network_name_str | Repositorio Escuela Superior Politécnica del Litoral |
| oai_identifier_str | oai:www.dspace.espol.edu.ec:123456789/41177 |
| publishDate | 2011 |
| publisher.none.fl_str_mv | ESPOL. FIEC |
| reponame_str | Repositorio Escuela Superior Politécnica del Litoral |
| repository.mail.fl_str_mv | . |
| repository.name.fl_str_mv | Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoral |
| repository_id_str | 1479 |
| spelling | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12cESPOL. FIECManzano Araujo, Renato JavierPérez Avilés, Mónica JaninaINGENIERIA ELECTRICADISPOSITIVO DE CONTROLEl presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo i2c (rtc) y la otra tarjeta será la de2 de altera en la que estará nuestro maestro. en esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta de2 y visualizadas en un display también ubicadas en la tarjeta.GuayaquilIngeniero en Ciencias Computacionales Especialización Sistemas TecnológicosESPOL. FIECPonguillo Intriago, Ronald Alberto, Director2017-10-13T15:47:31Z2017-10-13T15:47:31Z2011info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdf104 p.application/pdfManzano, R.; Pérez , M. (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus 12c. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 104p.http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177T-83325spainfo:eu-repo/semantics/openAccessreponame:Repositorio Escuela Superior Politécnica del Litoralinstname:Escuela Superior Politécnica del Litoralinstacron:ESPOL2024-09-23T15:24:03Zoai:www.dspace.espol.edu.ec:123456789/41177Institucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oaiEcuador...opendoar:14792024-09-23T15:24:03falseInstitucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oai.Ecuador...opendoar:14792024-09-23T15:24:03Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoralfalse |
| spellingShingle | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c ESPOL. FIEC INGENIERIA ELECTRICA DISPOSITIVO DE CONTROL |
| status_str | publishedVersion |
| title | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| title_full | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| title_fullStr | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| title_full_unstemmed | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| title_short | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| title_sort | Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c |
| topic | INGENIERIA ELECTRICA DISPOSITIVO DE CONTROL |
| url | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177 |