Analizador de protocolo spi

En el presente proyecto “Analizador de protocolo SPI”, se creó un sistema embebido basado en el procesador NIOS II y bloques de lógica configurable que cumple con las funcionalidades necesarias para conectarse con dispositivos que usan protocolo SPI, y para recolectar tramas de comunicación de dispositivos que se comunican con éste protocolo. Para hacer éste sistema, se usó una FPGA CYCLONE IV, que viene embebida en una tarjeta de educación y desarrollo de ALTERA, la DE0-nano. La parte del hardware del sistema se la diseñó e implementó usando la herramienta de QUARTUS II 12.1, QSYS, que es una nueva herramienta de integración de sistemas, y el software se lo implementó con la herramienta NIOS II IDE, que es un entorno de software desarrollado para el procesador NIOS II. Realizamos pruebas en módulos SPI para verificar el funcionamiento del proyecto. El caso base para nuestro estudio fue para un maestro y un esclavo que usan SPI, y la implementación de las pruebas se las realizó en un ambiente de laboratorio.

• Hoofdauteur: Dáger Pacheco, José Enrique (author)
• Andere auteurs: Villegas Redroban, Diego Xavier (author), Ponguillo Intriago, Ronald (author)
• Formaat: article
• Taal: spa
• Gepubliceerd in: 2014
• Onderwerpen: ANALIZADOR DE PROTOCOLO SPI; SISTEMA EMBEBIDO; FPGA CYCLONE IV; NIOS II
• Online toegang: http://www.dspace.espol.edu.ec/handle/123456789/25281