Analizador de protocolo spi
En el presente proyecto “Analizador de protocolo SPI”, se creó un sistema embebido basado en el procesador NIOS II y bloques de lógica configurable que cumple con las funcionalidades necesarias para conectarse con dispositivos que usan protocolo SPI, y para recolectar tramas de comunicación de dispo...
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | , |
| Formato: | article |
| Lenguaje: | spa |
| Publicado: |
2014
|
| Materias: | |
| Acceso en línea: | http://www.dspace.espol.edu.ec/handle/123456789/25281 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Agregar Etiqueta | _version_ | 1858337169666473984 |
|---|---|
| author | Dáger Pacheco, José Enrique |
| author2 | Villegas Redroban, Diego Xavier Ponguillo Intriago, Ronald |
| author2_role | author author |
| author_facet | Dáger Pacheco, José Enrique Villegas Redroban, Diego Xavier Ponguillo Intriago, Ronald |
| author_role | author |
| collection | Repositorio Escuela Superior Politécnica del Litoral |
| dc.creator.none.fl_str_mv | Dáger Pacheco, José Enrique Villegas Redroban, Diego Xavier Ponguillo Intriago, Ronald |
| dc.date.none.fl_str_mv | 2014-05-26 2014-05-26 2014-05-26 |
| dc.format.none.fl_str_mv | application/pdf |
| dc.identifier.none.fl_str_mv | http://www.dspace.espol.edu.ec/handle/123456789/25281 |
| dc.language.none.fl_str_mv | spa |
| dc.rights.none.fl_str_mv | info:eu-repo/semantics/openAccess |
| dc.source.none.fl_str_mv | reponame:Repositorio Escuela Superior Politécnica del Litoral instname:Escuela Superior Politécnica del Litoral instacron:ESPOL |
| dc.subject.none.fl_str_mv | ANALIZADOR DE PROTOCOLO SPI SISTEMA EMBEBIDO FPGA CYCLONE IV NIOS II |
| dc.title.none.fl_str_mv | Analizador de protocolo spi |
| dc.type.none.fl_str_mv | info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/article |
| description | En el presente proyecto “Analizador de protocolo SPI”, se creó un sistema embebido basado en el procesador NIOS II y bloques de lógica configurable que cumple con las funcionalidades necesarias para conectarse con dispositivos que usan protocolo SPI, y para recolectar tramas de comunicación de dispositivos que se comunican con éste protocolo. Para hacer éste sistema, se usó una FPGA CYCLONE IV, que viene embebida en una tarjeta de educación y desarrollo de ALTERA, la DE0-nano. La parte del hardware del sistema se la diseñó e implementó usando la herramienta de QUARTUS II 12.1, QSYS, que es una nueva herramienta de integración de sistemas, y el software se lo implementó con la herramienta NIOS II IDE, que es un entorno de software desarrollado para el procesador NIOS II. Realizamos pruebas en módulos SPI para verificar el funcionamiento del proyecto. El caso base para nuestro estudio fue para un maestro y un esclavo que usan SPI, y la implementación de las pruebas se las realizó en un ambiente de laboratorio. |
| eu_rights_str_mv | openAccess |
| format | article |
| id | ESPOL_1a57d33aebb44f28566ee9544252b36e |
| instacron_str | ESPOL |
| institution | ESPOL |
| instname_str | Escuela Superior Politécnica del Litoral |
| language | spa |
| network_acronym_str | ESPOL |
| network_name_str | Repositorio Escuela Superior Politécnica del Litoral |
| oai_identifier_str | oai:www.dspace.espol.edu.ec:123456789/25281 |
| publishDate | 2014 |
| reponame_str | Repositorio Escuela Superior Politécnica del Litoral |
| repository.mail.fl_str_mv | . |
| repository.name.fl_str_mv | Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoral |
| repository_id_str | 1479 |
| spelling | Analizador de protocolo spiDáger Pacheco, José EnriqueVillegas Redroban, Diego XavierPonguillo Intriago, RonaldANALIZADOR DE PROTOCOLO SPISISTEMA EMBEBIDOFPGA CYCLONE IVNIOS IIEn el presente proyecto “Analizador de protocolo SPI”, se creó un sistema embebido basado en el procesador NIOS II y bloques de lógica configurable que cumple con las funcionalidades necesarias para conectarse con dispositivos que usan protocolo SPI, y para recolectar tramas de comunicación de dispositivos que se comunican con éste protocolo. Para hacer éste sistema, se usó una FPGA CYCLONE IV, que viene embebida en una tarjeta de educación y desarrollo de ALTERA, la DE0-nano. La parte del hardware del sistema se la diseñó e implementó usando la herramienta de QUARTUS II 12.1, QSYS, que es una nueva herramienta de integración de sistemas, y el software se lo implementó con la herramienta NIOS II IDE, que es un entorno de software desarrollado para el procesador NIOS II. Realizamos pruebas en módulos SPI para verificar el funcionamiento del proyecto. El caso base para nuestro estudio fue para un maestro y un esclavo que usan SPI, y la implementación de las pruebas se las realizó en un ambiente de laboratorio.In this project “SPI protocol analyzer”, was creates an embedded system based on the NIOS II processor and configurable logics blocks that perform the necessary functionalities to connect with devices that utilize SPI protocol, and to recollect communications frames in devices that use this protocol. To make this system we use one FPGA CYCLONE IV, that is embedded in a development and education card of ALTERA, the DE0-nano. The hardware was designed and implemented using QUARTS II 12.1, QSYS, that is a new tool for creation of systems, and the software was implemented with NIOS II IDE, that is an environment for software development for the NIOS II processor. We made tests in SPI modules to verify the functionality of the project. The base case for our study was one master and one slave that use SPI protocol, and the implementation of the tests was made in a laboratory environment.2014-05-262014-05-262014-05-26info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/articleapplication/pdfhttp://www.dspace.espol.edu.ec/handle/123456789/25281spainfo:eu-repo/semantics/openAccessreponame:Repositorio Escuela Superior Politécnica del Litoralinstname:Escuela Superior Politécnica del Litoralinstacron:ESPOL2014-05-26T14:16:49Zoai:www.dspace.espol.edu.ec:123456789/25281Institucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oaiEcuador...opendoar:14792014-05-26T14:16:49falseInstitucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oai.Ecuador...opendoar:14792014-05-26T14:16:49Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoralfalse |
| spellingShingle | Analizador de protocolo spi Dáger Pacheco, José Enrique ANALIZADOR DE PROTOCOLO SPI SISTEMA EMBEBIDO FPGA CYCLONE IV NIOS II |
| status_str | publishedVersion |
| title | Analizador de protocolo spi |
| title_full | Analizador de protocolo spi |
| title_fullStr | Analizador de protocolo spi |
| title_full_unstemmed | Analizador de protocolo spi |
| title_short | Analizador de protocolo spi |
| title_sort | Analizador de protocolo spi |
| topic | ANALIZADOR DE PROTOCOLO SPI SISTEMA EMBEBIDO FPGA CYCLONE IV NIOS II |
| url | http://www.dspace.espol.edu.ec/handle/123456789/25281 |