Diseño y prototipado de un sistema digital de filtración de voz humana en VHDL para la mejora de la comunicación verbal bidireccional interindividual y colectiva en personas que presentan discapacidad auditiva

El presente proyecto tiene como finalidad asentar las bases para el diseño de filtros del tipo de respuesta al impulso infinito en lenguaje de descripción de hardware VHDL, para ser implementados en sistemas de amplificación de sonidos y mejorar la comunicación verbal bidireccional, interindividual y colectiva en personas que presentan discapacidad auditiva, debido a que en el mercado actual, el costo promedio de un dispositivo electrónico que realiza esta función y es recomendado por médicos o audiólogos fácilmente puede superar los seiscientos dólares americanos. Para llevar a cabo la implementación de un filtro digital pasa-banda, se utilizó una tarjeta de desarrollo FPGA Mojo V3, y el módulo I2S2 de la marca Digilent que contiene un ADC y un DAC que intercambian información mediante comunicación serial mediante protocolo I 2S. Para diseñar el filtro se utilizó MATLAB y el código VHDL se escribió y compiló en el software ISE. Las características del filtro escogidas como óptimas para la presentación de este proyecto incluyen el corte de baja frecuencia en 100 Hz, el corte en alta de 3 KHz, y un orden de filtro equivalente a dieciséis. Valores determinados como tales después de haberse realizado pruebas en diferentes fuentes de audio. Se logró demostrar que, en diálogos y monólogos, se distingue de mejor manera al locutor debido a la reducción de ruido fuera del rango de frecuencias que corresponden al espectro de la voz humana. Además, al haberse trabajado con hardware, se demostró una alta escalabilidad para futuras nuevas implementaciones sobre este proyecto.

• Tác giả chính: Mora Roca, Alexis Xavier (author)
• Tác giả khác: Román Veloz, Angel Eduardo (author), Asanza, Víctor, Director (author)
• Định dạng: bachelorThesis
• Được phát hành: 2021
• Những chủ đề: Discapacidad auditiva; Filtro IIR; VHDL; FPGA; I2S
• Truy cập trực tuyến: http://www.dspace.espol.edu.ec/handle/123456789/56829