Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan
El trabajo de tesis presenta el diseño y la implementación en software y en hardware de un decodificador de Viterbi para el estándar de comunicaciones inalámbricas IEEE 802.11a. El prototipo del decodificador de Viterbi fue implementado sobre el conjunto de instrucciones de un procesador MIPS de la...
Saved in:
| 主要作者: | |
|---|---|
| 其他作者: | , , |
| 格式: | article |
| 语言: | spa |
| 出版: |
2009
|
| 在线阅读: | http://www.dspace.espol.edu.ec/handle/123456789/1063 |
| 标签: |
添加标签
没有标签, 成为第一个标记此记录!
|
添加标签 | _version_ | 1858337296263151616 |
|---|---|
| author | Villafuerte, Ricardo |
| author2 | Oñate, Luis Ramirez, Nury Vargas, Pedro |
| author2_role | author author author |
| author_facet | Villafuerte, Ricardo Oñate, Luis Ramirez, Nury Vargas, Pedro |
| author_role | author |
| collection | Repositorio Escuela Superior Politécnica del Litoral |
| dc.creator.none.fl_str_mv | Villafuerte, Ricardo Oñate, Luis Ramirez, Nury Vargas, Pedro |
| dc.date.none.fl_str_mv | 2009-02-26 2009-02-26 2009-02-26 |
| dc.format.none.fl_str_mv | application/pdf |
| dc.identifier.none.fl_str_mv | http://www.dspace.espol.edu.ec/handle/123456789/1063 |
| dc.language.none.fl_str_mv | spa |
| dc.rights.none.fl_str_mv | info:eu-repo/semantics/openAccess |
| dc.source.none.fl_str_mv | reponame:Repositorio Escuela Superior Politécnica del Litoral instname:Escuela Superior Politécnica del Litoral instacron:ESPOL |
| dc.title.none.fl_str_mv | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| dc.type.none.fl_str_mv | info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/article |
| description | El trabajo de tesis presenta el diseño y la implementación en software y en hardware de un decodificador de Viterbi para el estándar de comunicaciones inalámbricas IEEE 802.11a. El prototipo del decodificador de Viterbi fue implementado sobre el conjunto de instrucciones de un procesador MIPS de la serie R2000, constituyendo el diseño en software, y también fue implementado en VHDL, lo que constituye el diseño en hardware. Ambas implementaciones tienen las siguientes características: Decodificador convolucional de decisión dura para la entrada y de decisión suave para la salida, Longitud Restrictiva de 7 y Tasa de Codificación de ½, según el estándar. Las implementaciones fueron sintetizadas usando las herramientas de Xilinx y Altera, fueron probados funcionalmente mediante simulación y programados sobre cuatro diferentes familias de FPGAs. La verificación mediante una cama de pruebas diseñada para este fin, la cual permitió comprobar que el diseño satisface los requerimientos planteados. |
| eu_rights_str_mv | openAccess |
| format | article |
| id | ESPOL_24d9bd4df568ca8dca6bbe2f09d94467 |
| instacron_str | ESPOL |
| institution | ESPOL |
| instname_str | Escuela Superior Politécnica del Litoral |
| language | spa |
| network_acronym_str | ESPOL |
| network_name_str | Repositorio Escuela Superior Politécnica del Litoral |
| oai_identifier_str | oai:www.dspace.espol.edu.ec:123456789/1063 |
| publishDate | 2009 |
| reponame_str | Repositorio Escuela Superior Politécnica del Litoral |
| repository.mail.fl_str_mv | . |
| repository.name.fl_str_mv | Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoral |
| repository_id_str | 1479 |
| spelling | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlanVillafuerte, RicardoOñate, LuisRamirez, NuryVargas, PedroEl trabajo de tesis presenta el diseño y la implementación en software y en hardware de un decodificador de Viterbi para el estándar de comunicaciones inalámbricas IEEE 802.11a. El prototipo del decodificador de Viterbi fue implementado sobre el conjunto de instrucciones de un procesador MIPS de la serie R2000, constituyendo el diseño en software, y también fue implementado en VHDL, lo que constituye el diseño en hardware. Ambas implementaciones tienen las siguientes características: Decodificador convolucional de decisión dura para la entrada y de decisión suave para la salida, Longitud Restrictiva de 7 y Tasa de Codificación de ½, según el estándar. Las implementaciones fueron sintetizadas usando las herramientas de Xilinx y Altera, fueron probados funcionalmente mediante simulación y programados sobre cuatro diferentes familias de FPGAs. La verificación mediante una cama de pruebas diseñada para este fin, la cual permitió comprobar que el diseño satisface los requerimientos planteados.2009-02-262009-02-262009-02-26info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/articleapplication/pdfhttp://www.dspace.espol.edu.ec/handle/123456789/1063spainfo:eu-repo/semantics/openAccessreponame:Repositorio Escuela Superior Politécnica del Litoralinstname:Escuela Superior Politécnica del Litoralinstacron:ESPOL2011-06-27T22:17:34Zoai:www.dspace.espol.edu.ec:123456789/1063Institucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oaiEcuador...opendoar:14792011-06-27T22:17:34falseInstitucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oai.Ecuador...opendoar:14792011-06-27T22:17:34Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoralfalse |
| spellingShingle | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan Villafuerte, Ricardo |
| status_str | publishedVersion |
| title | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| title_full | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| title_fullStr | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| title_full_unstemmed | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| title_short | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| title_sort | Diseño e implementación en software y en hardware de un decodificador viterbi para el estándar ieee802.11a wlan |
| url | http://www.dspace.espol.edu.ec/handle/123456789/1063 |