Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C

Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C

El presente trabajo es el desarrollo de un Ipcore I2C sencillo aplicado para el control y monitoreo de un dispositivo esclavo RTC y un dispositivo maestro alojado en un FPGA de altera. Nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósi...

Full description

Saved in:
Bibliographic Details
Main Author: Espol (author)
Other Authors: Manzano Araujo, Renato Javier (author), Pérez Avilés, Mónica Janina (author)
Format: bachelorThesis
Language:spa
Published: 2018
Subjects:
INGENIERIA ELECTRICA
MONITOR I2C BUS
DISPOSITIVO DE CONTROL
PLATAFORMA FPGA
Online Access:http://www.dspace.espol.edu.ec/xmlui/handle/123456789/45502
Tags: Add Tag
No Tags, Be the first to tag this record!
Description
Summary:El presente trabajo es el desarrollo de un Ipcore I2C sencillo aplicado para el control y monitoreo de un dispositivo esclavo RTC y un dispositivo maestro alojado en un FPGA de altera. Nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo I2C (RTC) y la otra tarjeta será la DE2 de altera en la que estará nuestro maestro. En esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta DE2 y visualizadas en un display también ubicadas en la tarjeta.

Similar Items