Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C
El presente trabajo es el desarrollo de un Ipcore I2C sencillo aplicado para el control y monitoreo de un dispositivo esclavo RTC y un dispositivo maestro alojado en un FPGA de altera. Nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósi...
Na minha lista:
| Autor principal: | |
|---|---|
| Outros Autores: | , |
| Formato: | bachelorThesis |
| Idioma: | spa |
| Publicado em: |
2018
|
| Assuntos: | |
| Acesso em linha: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/45502 |
| Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Adicionar Tag | _version_ | 1839309512726544384 |
|---|---|
| author | Espol |
| author2 | Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| author2_role | author author |
| author_facet | Espol Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| author_role | author |
| collection | Repositorio Escuela Superior Politécnica del Litoral |
| dc.contributor.none.fl_str_mv | Ponguillo Intriago, Ronald Alberto |
| dc.creator.none.fl_str_mv | Espol Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina |
| dc.date.none.fl_str_mv | 2018-11-19T19:01:58Z 2018-11-19T19:01:58Z 2018-11-19 |
| dc.format.none.fl_str_mv | application/pdf 80 application/pdf |
| dc.identifier.none.fl_str_mv | Manzano Araujo, Renato Javier; Pérez Avilés, Mónica Janina (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C. Trabajo final para la obtención del título: Ingeniero en Computación Especialización Sistemas Tecnológicos / Ingeniero en Ciencias Computacionales Especialización Sistemas Tecnológicos. Espol.Fiec, Guayaquil. 80p. http://www.dspace.espol.edu.ec/xmlui/handle/123456789/45502 D-83325 |
| dc.language.none.fl_str_mv | spa |
| dc.publisher.none.fl_str_mv | Espol |
| dc.rights.none.fl_str_mv | info:eu-repo/semantics/openAccess |
| dc.source.none.fl_str_mv | reponame:Repositorio Escuela Superior Politécnica del Litoral instname:Escuela Superior Politécnica del Litoral instacron:ESPOL |
| dc.subject.none.fl_str_mv | INGENIERIA ELECTRICA MONITOR I2C BUS DISPOSITIVO DE CONTROL PLATAFORMA FPGA |
| dc.title.none.fl_str_mv | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| dc.type.none.fl_str_mv | info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/bachelorThesis |
| description | El presente trabajo es el desarrollo de un Ipcore I2C sencillo aplicado para el control y monitoreo de un dispositivo esclavo RTC y un dispositivo maestro alojado en un FPGA de altera. Nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo I2C (RTC) y la otra tarjeta será la DE2 de altera en la que estará nuestro maestro. En esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta DE2 y visualizadas en un display también ubicadas en la tarjeta. |
| eu_rights_str_mv | openAccess |
| format | bachelorThesis |
| id | ESPOL_2b3cb5de9d73d55c2ad043ed68c41d4d |
| identifier_str_mv | Manzano Araujo, Renato Javier; Pérez Avilés, Mónica Janina (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C. Trabajo final para la obtención del título: Ingeniero en Computación Especialización Sistemas Tecnológicos / Ingeniero en Ciencias Computacionales Especialización Sistemas Tecnológicos. Espol.Fiec, Guayaquil. 80p. D-83325 |
| instacron_str | ESPOL |
| institution | ESPOL |
| instname_str | Escuela Superior Politécnica del Litoral |
| language | spa |
| network_acronym_str | ESPOL |
| network_name_str | Repositorio Escuela Superior Politécnica del Litoral |
| oai_identifier_str | oai:www.dspace.espol.edu.ec:123456789/45502 |
| publishDate | 2018 |
| publisher.none.fl_str_mv | Espol |
| reponame_str | Repositorio Escuela Superior Politécnica del Litoral |
| repository.mail.fl_str_mv | . |
| repository.name.fl_str_mv | Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoral |
| repository_id_str | 1479 |
| spelling | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2CEspolManzano Araujo, Renato JavierPérez Avilés, Mónica JaninaINGENIERIA ELECTRICAMONITOR I2C BUSDISPOSITIVO DE CONTROLPLATAFORMA FPGAEl presente trabajo es el desarrollo de un Ipcore I2C sencillo aplicado para el control y monitoreo de un dispositivo esclavo RTC y un dispositivo maestro alojado en un FPGA de altera. Nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo I2C (RTC) y la otra tarjeta será la DE2 de altera en la que estará nuestro maestro. En esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta DE2 y visualizadas en un display también ubicadas en la tarjeta.GuayaquilIngeniero en Computación Especialización Sistemas Tecnológicos / Ingeniero en Ciencias Computacionales Especialización Sistemas TecnológicosEspolPonguillo Intriago, Ronald Alberto2018-11-19T19:01:58Z2018-11-19T19:01:58Z2018-11-19info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdf80application/pdfManzano Araujo, Renato Javier; Pérez Avilés, Mónica Janina (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C. Trabajo final para la obtención del título: Ingeniero en Computación Especialización Sistemas Tecnológicos / Ingeniero en Ciencias Computacionales Especialización Sistemas Tecnológicos. Espol.Fiec, Guayaquil. 80p.http://www.dspace.espol.edu.ec/xmlui/handle/123456789/45502D-83325spainfo:eu-repo/semantics/openAccessreponame:Repositorio Escuela Superior Politécnica del Litoralinstname:Escuela Superior Politécnica del Litoralinstacron:ESPOL2018-11-19T19:01:59Zoai:www.dspace.espol.edu.ec:123456789/45502Institucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oaiEcuador...opendoar:14792025-07-26T03:43:56.015412trueInstitucionalhttps://www.dspace.espol.edu.ec/Universidad públicahttps://www.espol.edu.ec/.https://www.dspace.espol.edu.ec/oai.Ecuador...opendoar:14792025-07-26T03:43:56.015412Repositorio Escuela Superior Politécnica del Litoral - Escuela Superior Politécnica del Litoraltrue |
| spellingShingle | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C Espol INGENIERIA ELECTRICA MONITOR I2C BUS DISPOSITIVO DE CONTROL PLATAFORMA FPGA |
| status_str | publishedVersion |
| title | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| title_full | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| title_fullStr | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| title_full_unstemmed | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| title_short | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| title_sort | Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus I2C |
| topic | INGENIERIA ELECTRICA MONITOR I2C BUS DISPOSITIVO DE CONTROL PLATAFORMA FPGA |
| url | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/45502 |