Herramienta FPGA para el diseño en bloques y programación VHDL en la asignatura de Sistemas Digitales I.
El estudio del diseño vhdl es capaz de simular perfectamente el comportamiento lógico de un circuito por lo que el estudiante de ingeniera en telecomunicaciones se darán cuenta del proceso en el ámbito estudiantil y laboral se tomara características especificas en el hardware que se requiere utiliza...
保存先:
| 第一著者: | |
|---|---|
| フォーマット: | bachelorThesis |
| 言語: | spa |
| 出版事項: |
2012
|
| 主題: | |
| オンライン･アクセス: | http://repositorio.ucsg.edu.ec/handle/3317/1597 |
| タグ: |
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
|
タグ追加