Desarrollo de algoritmos en VDHL sobre una FPGA DEO-NANO para prácticas de laboratorio de digitales en la carrera de Ingeniería Electrónica en Control y Automatismo.

Los Sistemas Electrónicos Digitales son de gran importancia en la formación de futuros profesionales de la Carrera de Ingeniería Electrónica en Control y Automatismo. Los avances logrados en la electrónica digital, permitieron que se desarrollen tecnologías, tal como, dispositivos lógicos programables simples y complejos. En este último, dispositivo complejo se lo conoce como CPLD, y se incluyen al arreglo de compuertas programables en campo (FPGA). Este dispositivo FPGA se pueden implementar diversas aplicaciones de compuertas lógicas, circuitos combinacionales, circuitos secuenciales, diseño de controladores, entre otras, cuyos contenidos cumplen con los programas de estudio de Sistemas Digitales I y II y Laboratorio de Digitales. También, sirven para desarrollar proyectos de investigación y se incluyan aplicaciones de robótica. El dispositivo FPGA escogido fue DE0-Nano de Altera, en el mismo se implementaron aplicaciones para demostrar la utilidad y funcionalidad de la FPGA. Para el desarrollo del capítulo 3, se utilizó el software Quartus II para programar en VHDL. Los algoritmos de programación fueron realizados en VHDL e implementados en la DE0-Nano cuyo integrado es el Cyclone IV. Finalmente, este trabajo de titulación cumplió con el propósito planteado, que fue desarrollar algoritmos en VHDL y evaluados en la FPGA DE0-Nano.

• Príomhchruthaitheoir: Alvarado Bonilla, Juan Carlos (author)
• Formáid: bachelorThesis
• Teanga: spa
• Foilsithe / Cruthaithe: 2016
• Ábhair: LENGUAJE VHDL; ALGORITMOS; SISTEMAS DIGITALES; ELECTRÓNICA; PROGRAMACIÓN
• Rochtain ar líne: http://repositorio.ucsg.edu.ec/handle/3317/5340