Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II
La presente investigación dentro del proyecto integrador está enfocada en el desarrollo y diseño de una matriz de puertas programables o placa FPGA (Field-Programmable Gate Array), siendo este un dispositivo semiconductor que se caracteriza por tener componentes lógicos programables que comparten un...
Сохранить в:
| Главный автор: | |
|---|---|
| Другие авторы: | |
| Формат: | article |
| Язык: | spa |
| Опубликовано: |
2019
|
| Предметы: | |
| Online-ссылка: | http://dspace.ups.edu.ec/handle/123456789/18129 |
| Метки: |
Добавить метку
Нет меток, Требуется 1-ая метка записи!
|
Добавить метку | _version_ | 1863428323069132800 |
|---|---|
| author | Álvarez, Luis |
| author2 | Astudillo, Christian |
| author2_role | author |
| author_facet | Álvarez, Luis Astudillo, Christian |
| author_role | author |
| collection | Repositorio Universidad Politécnica Salesiana |
| dc.creator.none.fl_str_mv | Álvarez, Luis Astudillo, Christian |
| dc.date.none.fl_str_mv | 2019-12-05T15:02:35Z 2019-12-05T15:02:35Z 2019-07-23 |
| dc.format.none.fl_str_mv | application/pdf |
| dc.identifier.none.fl_str_mv | http://dspace.ups.edu.ec/handle/123456789/18129 |
| dc.language.none.fl_str_mv | spa |
| dc.rights.none.fl_str_mv | Atribución-NoComercial-SinDerivadas 3.0 Ecuador http://creativecommons.org/licenses/by-nc-nd/3.0/ec/ info:eu-repo/semantics/openAccess |
| dc.source.none.fl_str_mv | reponame:Repositorio Universidad Politécnica Salesiana instname:Universidad Politécnica Salesiana instacron:UPS |
| dc.subject.none.fl_str_mv | FPGA Software libre Edición de modelos Académico Electrónica digital Programación |
| dc.title.none.fl_str_mv | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| dc.type.none.fl_str_mv | info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/article |
| description | La presente investigación dentro del proyecto integrador está enfocada en el desarrollo y diseño de una matriz de puertas programables o placa FPGA (Field-Programmable Gate Array), siendo este un dispositivo semiconductor que se caracteriza por tener componentes lógicos programables que comparten una arquitectura de interconexión. Para ello, se toma como base placas ya existentes en el mercado, esto con la finalidad de obtener una herramienta de carácter académico cuyo principal objetivo es buscar la optimización de recursos, y minimización de costos de dispositivos electrónicos orientados al aprendizaje de nuevas tecnologías basadas en plataformas libres. Lo antes indicado nos permite contar con una aplicación de la electrónica digital y la programación de una forma más dinámica, a través de código abierto que permita distribuir tanto el software (open source) como el hardware (open hardware), en beneficio de la comunidad estudiantil, garantizando el uso libre de esta herramienta tecnológica. |
| eu_rights_str_mv | openAccess |
| format | article |
| id | UPS_e089850b41f302bcbc775f3c2b322600 |
| instacron_str | UPS |
| institution | UPS |
| instname_str | Universidad Politécnica Salesiana |
| language | spa |
| network_acronym_str | UPS |
| network_name_str | Repositorio Universidad Politécnica Salesiana |
| oai_identifier_str | oai:dspace.ups.edu.ec:123456789/18129 |
| publishDate | 2019 |
| reponame_str | Repositorio Universidad Politécnica Salesiana |
| repository.mail.fl_str_mv | . |
| repository.name.fl_str_mv | Repositorio Universidad Politécnica Salesiana - Universidad Politécnica Salesiana |
| repository_id_str | 1737 |
| rights_invalid_str_mv | Atribución-NoComercial-SinDerivadas 3.0 Ecuador http://creativecommons.org/licenses/by-nc-nd/3.0/ec/ |
| spelling | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra IIÁlvarez, LuisAstudillo, ChristianFPGASoftware libreEdición de modelosAcadémicoElectrónica digitalProgramaciónLa presente investigación dentro del proyecto integrador está enfocada en el desarrollo y diseño de una matriz de puertas programables o placa FPGA (Field-Programmable Gate Array), siendo este un dispositivo semiconductor que se caracteriza por tener componentes lógicos programables que comparten una arquitectura de interconexión. Para ello, se toma como base placas ya existentes en el mercado, esto con la finalidad de obtener una herramienta de carácter académico cuyo principal objetivo es buscar la optimización de recursos, y minimización de costos de dispositivos electrónicos orientados al aprendizaje de nuevas tecnologías basadas en plataformas libres. Lo antes indicado nos permite contar con una aplicación de la electrónica digital y la programación de una forma más dinámica, a través de código abierto que permita distribuir tanto el software (open source) como el hardware (open hardware), en beneficio de la comunidad estudiantil, garantizando el uso libre de esta herramienta tecnológica.2019-12-05T15:02:35Z2019-12-05T15:02:35Z2019-07-23info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/articleapplication/pdfhttp://dspace.ups.edu.ec/handle/123456789/18129spaAtribución-NoComercial-SinDerivadas 3.0 Ecuadorhttp://creativecommons.org/licenses/by-nc-nd/3.0/ec/info:eu-repo/semantics/openAccessreponame:Repositorio Universidad Politécnica Salesianainstname:Universidad Politécnica Salesianainstacron:UPS2019-12-05T15:02:40Zoai:dspace.ups.edu.ec:123456789/18129Institucionalhttps://dspace.ups.edu.ec/Institución privadahttps://www.ups.edu.ec/https://dspace.ups.edu.ec/oai.Ecuador...opendoar:17372019-12-05T15:02:40Repositorio Universidad Politécnica Salesiana - Universidad Politécnica Salesianafalse |
| spellingShingle | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II Álvarez, Luis FPGA Software libre Edición de modelos Académico Electrónica digital Programación |
| status_str | publishedVersion |
| title | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| title_full | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| title_fullStr | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| title_full_unstemmed | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| title_short | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| title_sort | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| topic | FPGA Software libre Edición de modelos Académico Electrónica digital Programación |
| url | http://dspace.ups.edu.ec/handle/123456789/18129 |