Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto

Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.

• Հիմնական հեղինակ: Montalvo Ramírez, Luis (author)
• Ձևաչափ: article
• Լեզու: spa
• Հրապարակվել է: 1987
• Խորագրեր: MICROPROCESADORES; ALGORITMOS; CIRCUITOS VLSI; MICROPROCESSORS; ALGORITHMS; VLSI CIRCUITS
• Առցանց հասանելիություն: http://bibdigital.epn.edu.ec/handle/15000/9498