Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
-д хадгалсан:
| Үндсэн зохиолч: | |
|---|---|
| Формат: | article |
| Хэл сонгох: | spa |
| Хэвлэсэн: |
1987
|
| Нөхцлүүд: | |
| Онлайн хандалт: | http://bibdigital.epn.edu.ec/handle/15000/9498 |
| Шошгууд: |
Шошго нэмэх
Шошго байхгүй, Энэхүү баримтыг шошголох эхний хүн болох!
|
Шошго нэмэх