Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | article |
| Sprache: | spa |
| Veröffentlicht: |
1987
|
| Schlagworte: | |
| Online Zugang: | http://bibdigital.epn.edu.ec/handle/15000/9498 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Tag hinzufügen | Zusammenfassung: | Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio. |
|---|