Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.
Sparad:
| Huvudupphovsman: | |
|---|---|
| Materialtyp: | article |
| Språk: | spa |
| Publicerad: |
1987
|
| Ämnen: | |
| Länkar: | http://bibdigital.epn.edu.ec/handle/15000/9498 |
| Taggar: |
Lägg till en tagg
Inga taggar, Lägg till första taggen!
|
Lägg till en tagg 
Circuitos Digitales I
