Diseño e Implementación de un Robot Velocista de Competencia sobre Plataforma FPGA
El presente trabajo consiste en el desarrollo de un robot velocista para competencias en el aspecto electrónico, mecánico y de software. El robot diseñado puede alcanzar una velocidad máxima de 2.23 m/s en el circuito de competición, que consiste en un camino cerrado formado por rectas y curvas, las...
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | article |
| Γλώσσα: | spa |
| Έκδοση: |
2015
|
| Θέματα: | |
| Διαθέσιμο Online: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/31112 |
| Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Προσθήκη ετικέτας | Περίληψη: | El presente trabajo consiste en el desarrollo de un robot velocista para competencias en el aspecto electrónico, mecánico y de software. El robot diseñado puede alcanzar una velocidad máxima de 2.23 m/s en el circuito de competición, que consiste en un camino cerrado formado por rectas y curvas, las cuales pueden tener un radio mínimo de 10 cm. El computador que controla el robot fue desarrollado sobre la FPGA EP4CE22F17C6N de la familia Cyclone IV de Altera. Para esto se utilizó la tarjeta de desarrollo DE0-Nano. El sistema usa el procesador definido en software NIOS II de Altera y posee periféricos para el manejo del robot. El algoritmo que controla el robot es un sistema de control en cascada. Dos lazos secundarios controlan la velocidad de cada motor y un lazo primario controla cada referencia de acuerdo a la dirección y velocidad central del robot. Además se implementó en software un sistema de filtrado, para esto se usó el algoritmo de Filtrado de Kalman. |
|---|