Implementación hardware del estandar de encriptación avanzado (AES) en una FPGA
El presente proyecto se enfoca en el diseño de la arquitectura del algoritmo de encriptación avanzada AES-Rijndael haciendo uso de la tecnología de arreglos de puertas programables por campos (FPGA), con lenguaje de descripción de hardware (VHDL), para lo cual se utilizó una FPGA Cyclone II y la her...
সংরক্ষণ করুন:
| প্রধান লেখক: | |
|---|---|
| অন্যান্য লেখক: | |
| বিন্যাস: | bachelorThesis |
| ভাষা: | spa |
| প্রকাশিত: |
2017
|
| বিষয়গুলি: | |
| অনলাইন ব্যবহার করুন: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/39821 |
| ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
ট্যাগ যুক্ত করুন