Implementación en FPGA de un sistema totalmente digital de recuperación de reloj
La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada dispositivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del transmisor, misma que está usualmente codificada dentro de la trama de datos entrante. Se han desarrollado alg...
Đã lưu trong:
| Tác giả chính: | |
|---|---|
| Tác giả khác: | |
| Định dạng: | article |
| Được phát hành: |
2011
|
| Những chủ đề: | |
| Truy cập trực tuyến: | http://dspace.ups.edu.ec/handle/123456789/8397 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Thêm thẻ