Implementación en FPGA de un sistema totalmente digital de recuperación de reloj
La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada dispositivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del transmisor, misma que está usualmente codificada dentro de la trama de datos entrante. Se han desarrollado alg...
Shranjeno v:
| Glavni avtor: | |
|---|---|
| Drugi avtorji: | |
| Format: | article |
| Izdano: |
2011
|
| Teme: | |
| Online dostop: | http://dspace.ups.edu.ec/handle/123456789/8397 |
| Oznake: |
Označite
Brez oznak, prvi označite!
|
Označite Komentirajte kot prvi!